Zainvestuji vyvoj FPGA mineru


#81

@Ramirez: Asi už jsi na to narazil sám, ale kdyby ne, tak tady je popis vývoje optimalizovaného bitstreamu od bitfury. Píše se tam, že musel(i) vyvinout speciální nástroj pro přímou manipulaci souborů, protože to nebylo možné udělat ve vývojovém prostředí, optimalizaci dělali měsíc a základní návrh ručně.


#82

dal jsem na moudrou radu kohosi zůčastněného a prohlédl jsem trochu podrobněji forum, samozřejmě nákuo ASICů by byl nejlepší, a to potom implementovat s ethernetem, kdosi to vyrábí. snad ty avalon čipy půjdou koupit a bude k tomu dostatek podkladů pro práci. FPGA řešení asi nemá dobrý poměr cena výkon…
rád bych ale lancelota koupil, budeš-li mít nějakého navíc tak se hlásím


#83

ano a taky tam maji dosazenou 2,4 nasobnou taktovaci frekvenci oproti 100Mhz lancelotu a o 100Mhs vyssi vykon. Ale mam dojem, ze ISE umi rucni tahani (nezkousel jsem to) … otazka, co z toho, co pisou je pravda a co je marketingovej kec, zvlast kdyz to dam do kontextu uz existujicich dual core jader, psanych v ISE … potom je to o tom, ze vezmes algoritmus a premalujes ho kompletne do hradel a piplas se s tim :slight_smile:


#84

@andromedasys: ethernet bych do toho netahal, staci usb + pi … levne, modifikovatelne, existujici minery, vyzkousene. avalon cipy se uz ted predprodavaji a je pro ne zverejneno referencni zapojeni. lancelota mit navic nebudu, sam si ted rikam, ze jsem si jich mel vzit vic, ale co uz …


#85

jenom jestli u těch vysokých nadlimitních frekvencí nebude docházet k chybám v množství větším než malém :frowning:
a taky může být problém
součástky mohou být v rámci svých tolerancí na hraně …


#86

a taky bych rekl, ze musi sakra dobre chladit :slight_smile:


#87

koupím starší FPGA těchto typů: ztex 1.15y, ztex 1.15x, cairnsmore1 a Icarus. Odměním se i za kontakt na někoho, kdo má nějaké starší FPGA těchto typů, děkuji:: dedmaroz.85@gmail.com